













Invariante de comunicación · El navegador solo mantiene sesión con el maestro. El maestro direcciona el nodo, el ESP esclavo controla su PSoC y devuelve el resultado al maestro.










ORQUESTACIÓN DE LA CORRIDA

SUBPROCESO: CALIBRAR UNA ETAPA



Firmware ARM (C) · configura y consume


- Configurar ADC y DMA
- Elegir RAW / FIR / combinado
- Cargar el objetivo N-1
- Habilitar ENGINE_ENABLE

- ARM · START_NOW · STOP
CLEAR_FLAGS · USE_SYNC
LOAD_BATCH LO / HI

- ISR copia cada muestra aceptada
- Lee status / state / error
- Atiende timers por polling
- Conserva descarte FIR de 63 muestras

Configuración analógica, copia de muestras, calibración y política de almacenamiento.

superMaquina.v · FSM síncrona a BUS_CLK (UDB/PLD)



Señales y hardware controlado

- ```
drq_adc_ram
drq_adc_to_filter
drq_filter_ram
```

- Cada muestra DMA aceptada
- sync → SAMPLING (opcional)
- DONE / ERROR
- Botón solo en IDLE

- ```
state[2:0] · status[7:0]
error[7:0]
timer event[3:0] solo diagnóstico
```

Los TC de timers no generan IRQ en Verilog; el ARM los retiene y atiende por polling.

1 · Acondicionamiento y conversión

Entrada física
Geófono SM-24
o martillete

señal analógica

AFE seleccionado por hardware
GEO: HPF → PGAgain → BP → SUM → LP
HAMMER: PGA → LP

AMux_ADC
selección de etapa

ADC_DeISig
18 bit · EOC
Fs nativa 2604 Hz

Calibración PI + EEPROM
El ARM mide cada etapa y ajusta VDAC/PGA.
Perfiles independientes GEO/HAMMER.

2 · Camino digital de muestras

Ruta RAW

DMA_DeISig_RAM
ADC → RAM · 3 bytes

Ruta FIR

DMA_DeISig_Filter
ADC → Filter_STAGEA

Filter / DFB
FIR adquisición
o FIR calibración

DMA_Filter_RAM
Filter_HOLD A → RAM

SRAM
buffers DMA
ring de lotes

SPI + FatFs
drenaje concurrente

microSD
GEOLAST.BIN
captura extensa

3 · Control, sincronización y enlace

ARM Cortex-M3 · firmware C
Configura ADC/DMA/AFE
parsea comandos
copia muestras y forma lotes
calibra · almacena · transmite

Control Registers
ctrl[7:0] · cfg[7:0]
fuente · N-1 · pulsos

Status + IRQ
state · status · error
isr_SuperMaquina

Gateo DRQ: RAW · ADC → DFB · DFB → RAM

superMaquina.v

Observa:

EOC · nrq ADC/FIR · sync · botón · TC
Cuenta 30 muestras/lote
y finaliza exactamente N lotes.

Timers fixed
UART RX watchdog
Ping / calibración
LED · capture watchdog
M: polling de STATUS_TC

Enlace con ESP
UART: solo RX de comandos
I²C master: lotes / ACK / diagnóstico

SYNC_IN →
EdgeDetect
button →
Debouncer

ESP32 esclavo
comandos · SYNC
recibe lotes y diagnóstico

Botón local

configura

estado + irq

TC (diagnóstico)

dump de lotes

SYNC GPIO


UART RX / I²C TX

comandos / lotes

button_pos

Pipeline del servidor: ingesta, versionado y procesamiento

La ingesta publica atómicamente la captura original; el procesamiento científico se ejecuta en una cola independiente y cancelable.



El perfil editado se conserva separado del resultado calculado; una revisión obsoleta devuelve conflicto 409 en lugar de sobrescribir trabajo.

